爱生活的马克君1. SAR ADC采样技术基础回顾
在深入探讨高精度设计之前，我们先快速回顾SAR ADC的核心工作原理。SAR（逐次逼近寄存器）型ADC通过二分搜索的方式逐步逼近输入信号，其核心部件是比较器、DAC和逻辑控制单元。采样技术作为整个ADC的"第一公里"，直接决定了后续转换的精度上限。
我曾在多个项目中验证过，采样环节引入的误差往往比后续量化过程更难补偿。举个实际案例：某款12位ADC设计初期，采样网络导致的非线性误差就占到了总误差预算的60%。这让我深刻意识到，采样开关的电荷注入和时钟馈通效应是工程师需要攻克的第一道难关。
传统上级板采样（Top-Plate Sampling）虽然结构简单，但在精度超过10位时就会遇到瓶颈。实测数据显示，采用0.18μm工艺的上级板采样电路，其SFDR（无杂散动态范围）很难突破70dB。问题主要来自开关管断开时沟道电荷的随机分配，以及栅漏电容耦合带来的时钟馈通。
需要模型API调用？ 免费领10W Token，多模型网关一键接入 Claude、DeepSeek 等主流模型。
2. 下级板采样技术深度解析
2.1 非交叠时钟的精密控制
下级板采样（Bottom-Plate Sampling）之所以能突破精度限制，关键在于其独特的时序控制机制。我在最近的一个医疗设备项目中，通过示波器实测发现：PH1D和PH2时钟的非交叠时间哪怕偏差100ps，都会导致采样保持阶段出现明显的电压跳变。
这里分享一个实用技巧：设计非交叠时钟时，建议采用下图所示的时序关系：
code复制PH1 _|¯¯|____
PH1D __|¯|____
PH2 ____|¯¯|_
注意PH1必须比PH1D提前下降，这个时间差需要根据工艺角进行蒙特卡洛仿真。在我的经验里，对于1MHz采样率的14位ADC，非交叠时间通常需要控制在采样周期的3%-5%。
2.2 电荷注入与时钟馈通的抵消艺术
下级板采样的精妙之处在于差分结构的自补偿特性。当φ1e开关管断开时，其产生的电荷注入会同时影响正负两端。通过将开关管拆分为两个W/2L的晶体管串联，实测谐波失真可降低15dB以上。
这里有个容易踩的坑：许多工程师会忽略共模电平的匹配。我曾遇到一个案例，由于BOT端共模电压比设计值低了50mV，导致二次谐波突然恶化。解决方法是在采样前端加入共模反馈电路，确保Vin_cm与gnd_ac的偏差不超过10mV。