黑金AXU3EG开发板实战：Vitis 2020.1实现PL端EMIO控制PS端LED全流程

在嵌入式系统开发中，FPGA与处理器的协同工作能力是提升系统灵活性的关键。黑金AXU3EG开发板作为一款集成了Zynq UltraScale+ MPSoC的硬件平台，为开发者提供了丰富的PL（可编程逻辑）和PS（处理系统）资源交互的可能性。本文将从一个具体案例出发，详细讲解如何通过EMIO（Extended Multiplexed I/O）实现PL端按键对PS端LED的控制，涵盖从Vivado硬件配置到Vitis软件开发的完整流程。

1. 硬件环境准备与Vivado工程创建

在开始之前，请确保已安装Vivado 2020.1和Vitis 2020.1开发环境，并准备好黑金AXU3EG开发板的原理图文档。我们将从创建一个新的Vivado工程开始：

1. 启动Vivado 2020.1，选择"Create Project"创建新工程
2. 在项目类型中选择"RTL Project"，并勾选"Do not specify sources at this time"
3. 选择正确的目标设备型号：xczu3eg-sfvc784-1-e

完成工程创建后，我们需要配置Zynq UltraScale+ MPSoC处理系统：

tcl复制# 在Vivado Tcl控制台中执行以下命令创建Zynq块设计
create_bd_design "zu3eg_system"
startgroup
create_bd_cell -type ip -vlnv xilinx.com:ip:zynq_ultra_ps_e zynq_ultra_ps_e_0
endgroup

2. EMIO接口配置与硬件设计

EMIO是Zynq系列芯片中连接PS和PL的重要桥梁，它允许PS端的GPIO通过PL进行扩展。在黑金AXU3EG开发板上，我们需要根据原理图确定按键和LED对应的引脚：

1. 打开开发板原理图，查找用户按键和LED的连接情况
2. 确认PL端按键连接到FPGA的Pin 78（示例值，实际需根据原理图）
3. PS端LED通常连接到MIO引脚，假设为MIO 40

在Vivado中配置EMIO的步骤如下：

1. 双击Zynq UltraScale+ MPSoC IP核打开配置界面
2. 导航至"PS-PL Configuration" > "PS-PL Interfaces" > "Master Interface"
3. 在"General Purpose Input Output"部分，启用EMIO GPIO
4. 设置EMIO宽度为1（因为我们只需要一个EMIO引脚）

完成配置后，右键点击GPIO端口选择"Make External"将其引出，并重命名为"PL_KEY"以便识别。

3. 约束文件(XDC)编写与比特流生成

正确的引脚约束是确保硬件功能正常的关键。创建一个新的XDC约束文件：

xdc复制# 黑金AXU3EG PL端按键约束示例
set_property PACKAGE_PIN W13 [get_ports PL_KEY]
set_property IOSTANDARD LVCMOS33 [get_ports PL_KEY]

生成比特流前的重要检查点：

• 确认所有外部端口都已正确连接
• 验证时钟配置是否符合开发板要求
• 检查电源域设置是否与硬件匹配

生成比特流后，通过以下步骤导出硬件平台：

1. 选择"File" > "Export" > "Export Hardware"
2. 勾选"Include bitstream"选项
3. 指定输出路径，生成.xsa文件

4. Vitis工程创建与软件编程

切换到Vitis 2020.1环境，创建一个新的应用工程：

1. 选择"File" > "New" > "Application Project"
2. 指定之前导出的.xsa文件作为硬件平台
3. 选择"Hello World"模板作为起点（后续会修改）

以下是完整的C代码实现，包含详细注释：

c复制#include "xparameters.h"   // 器件参数头文件
#include "xgpiops.h"       // PS GPIO驱动头文件
#include "xstatus.h"       // 状态宏定义
#include <xil_printf.h>    // 打印函数
#include "sleep.h"         // 延时函数

// 设备ID定义（自动生成于xparameters.h）
#define GPIO_DEVICE_ID XPAR_XGPIOPS_0_DEVICE_ID
// PS端LED引脚定义（根据原理图确认）
#define PS_LED1 40
// PL端按键引脚定义（通过EMIO扩展）
#define PL_KEY 78

XGpioPs PS_Gpio;  // GPIO驱动实例

int main(void) {
    int Status;
    XGpioPs_Config *ConfigPtr;
    
    xil_printf("EMIO Control Demo Start\r\n");
    
    // 1. 初始化GPIO驱动
    ConfigPtr = XGpioPs_LookupConfig(GPIO_DEVICE_ID);
    Status = XGpioPs_CfgInitialize(&PS_Gpio, ConfigPtr, 
                                 ConfigPtr->BaseAddr);
    if (Status != XST_SUCCESS) {
        return XST_FAILURE;
    }
    
    // 2. 配置引脚方向
    // PS LED设置为输出
    XGpioPs_SetDirectionPin(&PS_Gpio, PS_LED1, 1);
    XGpioPs_SetOutputEnablePin(&PS_Gpio, PS_LED1, 1);
    // PL按键设置为输入
    XGpioPs_SetDirectionPin(&PS_Gpio, PL_KEY, 0);
    
    // 3. 主控制循环
    while (1) {
        if (XGpioPs_ReadPin(&PS_Gpio, PL_KEY) == 0) {
            usleep(10000);  // 10ms消抖
            XGpioPs_WritePin(&PS_Gpio, PS_LED1, 1);  // LED亮
        } else {
            usleep(10000);
            XGpioPs_WritePin(&PS_Gpio, PS_LED1, 0);  // LED灭
        }
    }
    
    return XST_SUCCESS;
}

代码中的关键点解析：

1. XGpioPs_LookupConfig函数通过设备ID获取GPIO配置信息
2. XGpioPs_CfgInitialize初始化GPIO驱动，返回状态需检查
3. SetDirectionPin设置引脚方向（1输出，0输入）
4. SetOutputEnablePin使能输出引脚
5. ReadPin/WritePin实现引脚状态读写

5. 调试技巧与常见问题解决

在实际开发中，可能会遇到以下典型问题及解决方案：

调试建议：

1. 使用xil_printf输出调试信息
2. 逐步验证硬件功能：
   • 先测试纯PS端GPIO控制LED
   • 再测试EMIO输入功能
   • 最后整合完整功能
3. 利用Vitis的调试视图观察变量和寄存器状态

6. 功能扩展与进阶应用

基于当前项目，可以考虑以下扩展方向：

1. 多按键控制：增加PL端按键数量，实现不同控制模式

   • 修改EMIO宽度配置
   • 扩展按键检测逻辑

2. 中断模式优化：将轮询改为中断驱动

c复制// 中断初始化示例代码片段
XGpioPs_SetIntrTypePin(&PS_Gpio, PL_KEY, XGPIOPS_IRQ_TYPE_EDGE_FALLING);
XGpioPs_SetCallbackHandler(&PS_Gpio, (void *)&PS_Gpio, KeyInterruptHandler);
XGpioPs_IntrEnablePin(&PS_Gpio, PL_KEY);

3. PL端逻辑增强：在FPGA中实现更复杂的按键处理逻辑

   • 使用Verilog/VHDL编写按键消抖模块
   • 通过AXI接口与PS通信

4. 系统集成：将本功能作为子系统集成到更大项目中

   • 封装为独立函数模块
   • 设计清晰的接口定义

在实际项目中，EMIO的应用不仅限于简单的GPIO扩展。通过合理设计，它可以成为PS和PL之间高效通信的桥梁，实现数据交换、状态同步等复杂功能。掌握EMIO的使用是Zynq系列开发的基础技能之一，为后续更复杂的异构系统设计打下坚实基础。