【FPGA】从VGA到HDMI：数字显示驱动的演进与实战

1. VGA与HDMI：两代显示技术的本质差异

第一次接触VGA接口时，我被那15针的蓝色接头和粗壮的线缆震撼到了。这种诞生于1987年的模拟接口，至今仍在许多工业设备上发光发热。它的工作原理其实很直观：三根模拟信号线传输红绿蓝（RGB）分量，配合行同步（HSYNC）和场同步（VSYNC）信号控制电子束扫描。就像用画笔作画，先从左到右画一行（行同步），再从上到下画满屏幕（场同步），每个像素的颜色由当时的三原色电压值决定。

但模拟信号的天生缺陷在我第一次用VGA连接4K显示器时就暴露无遗。当线缆经过路由器时，屏幕上会出现波浪纹；分辨率超过1920x1200后，图像边缘开始模糊。这是因为模拟信号在传输过程中会衰减，且容易受到电磁干扰。有次我在实验室用VGA线连接测试设备，隔壁电焊机一工作，显示器上就出现雪花噪点，这种经历让我深刻理解了模拟信号的局限性。

HDMI的出现彻底改变了游戏规则。2002年问世的这个数字接口，用TMDS（最小化传输差分信号）编码把数据打包成串行差分信号。差分传输就像两个人在嘈杂环境中背靠背说话——即使环境噪声再大，只要两人保持声音同步，接收方通过对比两者差异就能还原原始信息。实测用HDMI线在电机旁播放视频，画面依然干净稳定，这就是差分信号抗干扰能力的直接证明。

2. FPGA驱动设计的范式转换

2.1 VGA驱动的直白逻辑

用FPGA驱动VGA就像指挥一个交响乐团，每个信号都是明确的指令。以常见的640x480@60Hz模式为例，代码中需要精确控制时序：

verilog复制// VGA时序生成示例
always @(posedge clk) begin
    if (h_count < 800) h_count <= h_count + 1;
    else begin
        h_count <= 0;
        if (v_count < 525) v_count <= v_count + 1;
        else v_count <= 0;
    end
    h_sync <= (h_count < 96) ? 0 : 1;  // 行同步脉冲
    v_sync <= (v_count < 2)  ? 0 : 1;  // 场同步脉冲
end

这段代码会产生80