紫光同创 FPGA 开发避坑指南（三）—— 巧用 Modelsim 仿真库编译与实战

1. 为什么需要编译Modelsim仿真库？

在紫光同创FPGA开发过程中，仿真环节的重要性怎么强调都不为过。很多刚接触FPGA的朋友可能会问：为什么不能直接用Modelsim仿真？为什么非要折腾这些仿真库？这个问题要从FPGA设计的特殊性说起。

FPGA厂商提供的器件本身并不是"空白"的，它们内部包含了大量预置的硬件资源，比如时钟管理单元（PLL）、存储器块（Block RAM）、DSP模块等。这些硬件资源在仿真时需要对应的模型来描述它们的行为特性。紫光同创提供的仿真库，本质上就是对这些硬件资源行为特性的软件描述。

我刚开始用紫光同创FPGA时就踩过这个坑。当时直接拿着自己写的Verilog代码去Modelsim仿真，结果一堆报错，最典型的就是"找不到模块定义"。后来才明白，原来我的设计中用到了PLL，但仿真时没有对应的PLL模型库，Modelsim当然就"不认识"这个模块了。

2. 三种编译仿真库的方法对比

2.1 PDS工具一键编译法

这是最省事的方法，适合刚入门的新手。紫光同创的Pango Design Suite（PDS）已经内置了仿真库编译功能。具体操作步骤如下：

1. 打开PDS软件，在顶部菜单栏找到Tools -> Compile Simulation Libraries
2. 在弹出的窗口中需要设置三个关键参数：
   • Device Family：选择你实际使用的FPGA系列，比如Logos系列
   • Library Path：设置编译后库文件的存放位置，建议单独建个目录
   • Modelsim Path：指向你的Modelsim安装目录
3. 点击Compile按钮，等待编译完成
4. 最后一步很关键：把编译生成的modelsim.ini文件复制到Modelsim安装目录下

这个方法最大的优点就是简单，基本是"一键式"操作。但我在实际使用中发现一个问题：当同时使用多个版本的PDS时，容易搞混库文件。建议每次编译都新建一个目录，并在目录名中注明PDS版本号，比如"PDS_2021.4_Libraries"。

2.2 TCL脚本编译法

如果你需要更灵活的控制，或者需要自动化编译过程，TCL脚本是个不错的选择。下面我分享一个经过实战检验的脚本：

tcl复制# 设置工作目录
set WORK_DIR "D:/fpga_proj/sim_lib"
file mkdir $WORK_DIR
cd $WORK_DIR

# 定义库名称和路径
vlib pango
vmap pango ./pango

# 设置紫光同创仿真文件路径
set pango_file_dir "D:/pango/PDS_2021.4/arch/vendor/pango/verilog/simulation"

# 编译所有Verilog文件
vlog -incr $pango_file_dir/*.v -work pango

# 编译特定IP核（以PLL为例）
vlog -incr $pango_file_dir/../ip/pll/pll_sim.v -work pango

使用这个脚本时，需要注意几个要点：

1. 路径中的斜杠要用正斜杠（/），这是TCL的要求
2. -incr参数表示增量编译，可以节省时间
3. 如果要编译特定IP核，需要单独添加其路径

在Modelsim中运行脚本的命令是：

bash复制source C:/path/to/your/script.tcl

2.3 预编译库导入法

这种方法适合团队协作的场景。假设你们公司已经有同事编译好了仿真库，你只需要：

1. 获取预编译的库文件包（通常是.zip或.rar格式）
2. 解压到Modelsim安装目录下的某个位置
3. 修改modelsim.ini文件，添加类似下面的内容：

ini复制[pango]
directory = D:/modelsim_10.7/pango_lib

这种方法最快捷，但要注意版本匹配问题。我有次用了同事给的库文件，结果仿真时出现时序不匹配，后来发现他用的PDS版本比我用的新。所以建议在接收预编译库时，一定要确认以下信息：

• PDS版本号
• Modelsim版本号
• 编译时间

3. 实战：PLL IP核仿真全流程

现在我们来个实战演练，以最常见的PLL IP核为例，演示从库配置到波形验证的完整流程。

3.1 生成PLL IP核

首先在PDS中创建一个PLL IP：

1. 在IP Catalog中找到PLL核
2. 设置输入时钟为50MHz
3. 添加两个输出时钟，都是200MHz，相位差180度
4. 生成IP核文件

这里有个小技巧：在生成对话框里，记得勾选"Generate Example Design"。这样PDS会自动生成测试激励文件，省得我们自己写了。

3.2 准备仿真环境

把生成的文件整理好，通常包括：

• pll.v（IP核设计文件）
• pll_tb.v（测试激励文件）
• pll.vo（网表文件，如果需要时序仿真）

在Modelsim中新建工程，添加这些文件。重点来了：在Compile之前，一定要确保：

1. 已经正确编译了pango库
2. 在Simulate -> Start Simulation对话框中，在Libraries标签页添加pango库

3.3 运行仿真

编译通过后，开始仿真。几个关键操作：

1. 在sim视图中，选中测试模块（通常是pll_tb）
2. 右键选择"Simulate without Optimization"
3. 仿真启动后，添加关键信号到波形窗口：
   • 输入时钟clkin1
   • 输出时钟clkout0和clkout1
   • 锁定信号locked

3.4 分析结果

在波形窗口，我们可以：

1. 测量时钟频率：用光标测量两个上升沿之间的时间，倒数就是频率
2. 检查相位关系：观察两个输出时钟的上升沿对齐情况
3. 验证锁定信号：正常应该在复位结束后变高

如果发现频率不对，比如不是预期的200MHz，首先检查：

• PLL配置参数是否正确
• 输入时钟是否真的50MHz
• 是否选择了正确的仿真库版本

4. 常见问题排查指南

在实际项目中，我遇到过各种奇怪的仿真问题。这里分享几个典型案例和解决方法。

4.1 库编译失败

现象：编译过程中报错，提示找不到文件。

可能原因：

1. 路径中包含中文或特殊字符
2. PDS安装不完整，缺少仿真文件
3. 权限不足，无法写入目标目录

解决方案：

1. 使用全英文路径
2. 重新安装PDS，确保选择完整安装
3. 以管理员身份运行Modelsim

4.2 仿真时报模块未定义

现象：仿真时提示"Module 'PLL' is not defined"。

可能原因：

1. 没有正确添加pango库
2. 库版本与IP核版本不匹配
3. modelsim.ini文件配置错误

解决方案：

1. 检查仿真设置中的Library路径
2. 确认使用的PLL IP核版本与仿真库版本一致
3. 检查modelsim.ini中[pango]段的路径是否正确

4.3 波形显示异常

现象：时钟信号看起来不像时钟，更像随机信号。

可能原因：

1. 仿真时间不够长，PLL还没锁定
2. 测试激励中的复位信号有问题
3. 时序仿真中出现了违例

解决方案：

1. 延长仿真时间，至少覆盖数个时钟周期
2. 检查测试激励中的复位信号时序
3. 如果是时序仿真，检查约束条件是否合理

5. 仿真优化技巧

经过多个项目的实践，我总结出几个提升仿真效率的技巧：

5.1 分阶段仿真

不要一上来就跑长时间仿真。建议分三步走：

1. 功能验证：用最简单的测试案例，快速验证基本功能
2. 边界测试：测试极端情况，比如时钟切换、复位异常等
3. 长时间测试：验证稳定性

5.2 合理设置仿真精度

在Modelsim的仿真设置中，有个仿真精度选项。对于大多数数字电路设计，使用默认的1ps就够了。但如果你设计中包含模拟模块（比如PLL），可能需要提高到0.1ps。不过要注意，精度越高，仿真速度越慢。

5.3 使用批处理模式

当需要反复运行相同仿真时，可以编写do文件实现自动化。例如：

tcl复制# 仿真脚本示例
vsim -t ps work.pll_tb
add wave *
run 1us

然后在Modelsim中执行：

bash复制do sim_script.do

6. 版本管理建议

仿真库的版本管理很容易被忽视，但非常重要。我的经验是：

1. 为每个项目建立独立的库目录
2. 在目录名中包含关键信息，比如：
   • PDS_2021.4_Logos_20230315
3. 把库文件和对应的modelsim.ini一起纳入版本控制
4. 在项目文档中记录库版本信息

这样当半年后需要重新仿真时，就不会因为找不到匹配的库文件而抓狂了。