fc011. MII接口的硬件江湖：从信号定义到电路连接
第一次接触MII接口时，我被那18根信号线搞得头晕眼花。直到在真实项目中调试MAC-to-PHY连接失败，才真正理解每个信号背后的设计哲学。MII就像网络设备的普通话，让MAC层和PHY层能跨厂商无障碍沟通。
这个接口最巧妙之处在于它的介质无关性。无论底层是双绞线、光纤还是同轴电缆，只要PHY芯片支持MII标准，上层MAC芯片就能通用。实际布线时，发送通道的TX-CLK就像乐队的指挥棒，所有发送信号（TXD[3:0]、TX-EN、TX-ER）都必须严格跟随它的节奏。我曾在PCB布局时把TX-CLK走线布得比其他信号长15mm，结果导致时序错乱，PHY根本识别不出有效数据。
接收通道的玄机在于时钟恢复。PHY芯片从物理介质上恢复出的RX-CLK，就像考古学家修复文物时的参考坐标系。有次测试发现RXD数据偶尔错位，最后发现是RX_CLK走线邻近开关电源，时钟边沿被噪声干扰得崎岖不平。这个教训让我养成了给时钟信号预留π型滤波电路的习惯。
需要模型API调用？ 免费领10W Token，多模型网关一键接入 Claude、DeepSeek 等主流模型。
2. 信号线的实战密码：时序与电气特性详解
2.1 发送通道的芭蕾舞步
TX-CLK的25MHz时钟看似简单，但实际设计时要考虑时钟抖动不能超过±100ps。某次选用劣质晶振，实测抖动达到180ps，导致千兆交换机在高温环境下出现误码。发送使能TX-EN就像舞台灯光，它亮起时TXD[3:0]上的数据才有意义。这里有个容易踩的坑：TX-EN需要在TX-CLK上升沿前至少5ns就保持稳定。
发送错误TX-ER信号常被忽视，但在工业环境中至关重要。当检测到曼彻斯特编码错误时，MAC通过TX-ER通知PHY主动制造传输错误。我在自动化工厂项目中就靠这个功能，让PLC能快速识别受电磁干扰的异常帧。
2.2 接收通道的信号探戈
RXD[3:0]的稳定窗口要求最严苛。根据IEEE802.3标准，在RX_CLK上升沿前后各需保持2ns稳定。曾有个案例：某网卡RXD信号在眼图测试时完全达标，但实际使用却频繁丢包。最后发现是PHY芯片的输入电容偏大，导致信号边沿变缓，通过串联33Ω电阻才解决问题。
RX_DV和RX_ER的配合也暗藏玄机。当PHY检测到前导码中的错误时，会在RX_DV有效前就拉高RX_ER。这个细节在交换机芯片的MII接口调试时特别有用，能帮助定