从零构建ZCU102的SPI通信系统：EMIO扩展实战指南

在嵌入式系统开发中，SPI（Serial Peripheral Interface）总线因其简单高效的特性，成为连接传感器、存储设备和显示模块的首选方案。对于使用Xilinx Zynq UltraScale+ MPSoC平台的开发者而言，掌握PS端SPI控制器的灵活运用是提升开发效率的关键技能。本文将带领初学者一步步完成ZCU102评估板上SPI0控制器的EMIO扩展实现，从Vivado工程创建到SDK应用程序开发，全程采用"保姆级"详细解说，确保每个操作步骤和代码逻辑都清晰可循。

1. 环境准备与基础概念

在开始动手操作前，我们需要明确几个核心概念和准备工作。Zynq UltraScale+ MPSoC的PS端提供了丰富的外设接口，其中SPI控制器可以通过两种方式引出：MIO（Multiplexed I/O）和EMIO（Extended MIO）。MIO直接连接到PS端的专用引脚，而EMIO则通过PL（可编程逻辑）扩展实现，这为引脚分配提供了更大的灵活性。

开发环境要求：

• Vivado Design Suite 2020.1或更高版本
• Xilinx SDK与Vivado配套版本
• ZCU102评估板及配套电源线、JTAG下载器
• USB转串口调试工具（如CP2102模块）

提示：建议在开始前检查Vivado许可证是否包含Zynq UltraScale+器件支持，避免工程创建时出现器件不可用的问题。

EMIO扩展SPI相比传统MIO方式有三个显著优势：

1. 引脚灵活性：可以自由选择PL端的任何可用IO引脚
2. 布局便利：不受PS端MIO固定引脚位置的限制
3. 复用可能：同一组EMIO可以在不同时段配置为不同功能

2. Vivado工程创建与IP配置

2.1 新建工程与Block Design

启动Vivado后，按照以下步骤创建基础工程：

1. 点击"Create Project"向导
2. 选择工程名称和存储路径（建议路径不要包含中文或空格）
3. 在项目类型中选择"RTL Project"，并勾选"Do not specify sources at this time"
4. 在器件选择页面输入"xczu9eg"筛选，选择"xczu9eg-ffvb1156-2-e"

创建完成后，我们需要建立Block Design作为系统设计的核心：

tcl复制# 在Vivado Tcl控制台可用的创建命令
create_bd_design "zcu102_spi"
set_property DESIGN_MODE gate_level [current_fileset]

2.2 ZYNQ MPSoC IP配置

在Block Design中添加ZYNQ UltraScale+ MPSoC IP核后，双击进行定制化配置：

关键配置步骤：

1. 在"PS-PL Configuration"中，展开"General"→"Enable Peripheral AXI Interface"并勾选
2. 在"PS-PL Configuration"→"PS Peripheral"中：
   • 启用SPI0控制器
   • 将SPI0模式设置为"Master"
   • 勾选"SPI0 EMIO"选项
3. 在"Clock Configuration"中确认PL端时钟输出（如PL0 100MHz）

配置完成后，Block Design中会自动出现SPI0的EMIO接口信号线。值得注意的是，Zynq的SPI EMIO接口会引出完整的14根信号线，包括：

• 标准SPI信号：SCLK、MOSI、MISO、SS[0:2]
• 附加控制信号：SPISEL、SPI_CLK_IN、SPI_CLK_OUT等

3. 硬件连接与约束设计

3.1 引脚分配策略

ZCU102开发板提供了丰富的扩展接口，我们需要根据实际需求选择适当的连接方式。对于SPI EMIO扩展，推荐使用PMOD或Arduino接口，因为它们：

• 提供标准2.54mm间距连接器
• 信号布局规整，便于布线
• 支持多种电平标准（通过跳线选择）

PMOD接口引脚映射示例：

3.2 XDC约束文件编写

创建并添加约束文件是确保信号正确映射的关键步骤。以下是典型的约束文件内容：

xdc复制## 时钟约束
create_clock -name spi0_clk -period 20.000 [get_ports spi0_sclk_out]

## SPI主设备输出
set_property -dict {PACKAGE_PIN AE15 IOSTANDARD LVCMOS33} [get_ports spi0_sclk_out]
set_property -dict {PACKAGE_PIN AF15 IOSTANDARD LVCMOS33} [get_ports spi0_mosi]
set_property -dict {PACKAGE_PIN AE17 IOSTANDARD LVCMOS33} [get_ports spi0_ss0]

## SPI从设备输入
set_property -dict {PACKAGE_PIN AD17 IOSTANDARD LVCMOS33} [get_ports spi0_miso]

注意：即使不使用所有片选信号（SS1/SS2），也必须在约束文件中为它们分配引脚，否则在生成比特流时可能出现配置错误。

4. SDK应用程序开发

4.1 创建基础工程

在Vivado中生成比特流并导出硬件后，启动Xilinx SDK进行软件开发：

1. 选择"File"→"New"→"Application Project"
2. 输入工程名称（如"spi_emio_test"）
3. 选择硬件平台规格（自动从导出的.xsa文件加载）
4. 模板选择"Empty Application"

4.2 SPI驱动API解析

Xilinx提供了完善的SPI驱动库，主要包含以下关键函数：

• XSpi_Initialize()：初始化SPI控制器实例
• XSpi_Start()：启动SPI设备操作
• XSpi_SetOptions()：配置SPI工作模式
• XSpi_Transfer()：执行数据传输

典型SPI初始化代码：

c复制#include "xspi.h"
#include "xparameters.h"

#define SPI_DEVICE_ID XPAR_XSPI_0_DEVICE_ID
static XSpi SpiInstance;

int spi0_init() {
    XSpi_Config *SpiConfig;
    int Status;
    
    // 查找SPI配置
    SpiConfig = XSpi_LookupConfig(SPI_DEVICE_ID);
    if (SpiConfig == NULL) {
        return XST_FAILURE;
    }
    
    // 初始化SPI驱动
    Status = XSpi_CfgInitialize(&SpiInstance, SpiConfig, SpiConfig->BaseAddress);
    if (Status != XST_SUCCESS) {
        return XST_FAILURE;
    }
    
    // 设置SPI为主模式
    Status = XSpi_SetOptions(&SpiInstance, XSP_MASTER_OPTION);
    if (Status != XST_SUCCESS) {
        return XST_FAILURE;
    }
    
    // 启动SPI设备
    Status = XSpi_Start(&SpiInstance);
    if (Status != XST_SUCCESS) {
        return XST_FAILURE;
    }
    
    // 禁用从设备选择自动控制（手动控制SS线）
    XSpi_SetSlaveSelect(&SpiInstance, 0x01);
    
    return XST_SUCCESS;
}

4.3 数据收发实现

完成初始化后，我们可以编写具体的SPI数据传输函数。以下示例展示了完整的读写操作：

c复制#define MAX_BUFFER_SIZE 256
u8 WriteBuffer[MAX_BUFFER_SIZE];
u8 ReadBuffer[MAX_BUFFER_SIZE];

void SpiWrite(u8 *data, u32 length) {
    // 确保数据长度不超过缓冲区大小
    if (length > MAX_BUFFER_SIZE) {
        xil_printf("Error: Data length exceeds buffer size\r\n");
        return;
    }
    
    // 复制数据到发送缓冲区
    memcpy(WriteBuffer, data, length);
    
    // 执行SPI传输
    XSpi_Transfer(&SpiInstance, WriteBuffer, NULL, length);
}

void SpiRead(u32 length) {
    // 清空接收缓冲区
    memset(ReadBuffer, 0, MAX_BUFFER_SIZE);
    
    // 执行SPI传输（发送全0以产生时钟）
    memset(WriteBuffer, 0, length);
    XSpi_Transfer(&SpiInstance, WriteBuffer, ReadBuffer, length);
}

5. 系统调试与性能优化

5.1 回环测试验证

在硬件连接前，建议先进行内部回环测试以验证SPI控制器的基本功能：

1. 在Vivado Block Design中将MISO与MOSI短接
2. 修改测试代码发送特定模式数据（如0xAA、0x55交替）
3. 比较发送和接收数据的一致性

回环测试示例代码：

c复制int loopback_test() {
    u8 test_pattern[] = {0xAA, 0x55, 0x01, 0x80, 0xFF};
    int i, match = 1;
    
    SpiWrite(test_pattern, sizeof(test_pattern));
    SpiRead(sizeof(test_pattern));
    
    for (i = 0; i < sizeof(test_pattern); i++) {
        if (ReadBuffer[i] != test_pattern[i]) {
            match = 0;
            break;
        }
    }
    
    return match ? XST_SUCCESS : XST_FAILURE;
}

5.2 性能调优技巧

根据实际应用需求，可以通过以下方式优化SPI通信性能：

1. 时钟配置：

   • 在ZYNQ配置中提高SPI控制器输入时钟频率
   • 根据外设能力设置适当的分频系数

2. 传输模式选择：

   c复制// 设置SPI模式为0（CPOL=0, CPHA=0）
   XSpi_SetOptions(&SpiInstance, XSP_MASTER_OPTION | XSP_CLK_ACTIVE_LOW_OPTION | XSP_CLK_PHASE_1_OPTION);
   

3. 中断驱动：

   • 替代轮询方式，减少CPU占用
   • 配置SPI中断处理函数

4. DMA传输：

   • 对于大数据量传输，启用PS与PL间的DMA通道
   • 使用AXI DMA IP核实现高效数据传输

6. 常见问题解决方案

在实际开发过程中，开发者可能会遇到以下典型问题：

问题1：比特流生成失败，提示SPI SS信号未约束

• 原因：即使不使用某些片选信号，也必须为其分配引脚
• 解决方案：在约束文件中为所有SS信号指定未使用的PL引脚

问题2：SPI通信数据错位

• 原因：时钟相位(CPHA)设置与外设不匹配
• 解决方案：尝试四种SPI模式组合（模式0-3）

问题3：EMIO信号在板上测量不到

• 检查清单：
  1. 确认比特流已正确下载
  2. 验证约束文件中的引脚分配与原理图一致
  3. 检查PMOD接口电平选择跳线设置
  4. 使用示波器观察信号质量

问题4：SDK应用程序无法识别SPI设备

• 排查步骤：
  1. 确认在Vivado中正确启用了SPI0 EMIO
  2. 检查生成的硬件定义文件（xparameters.h）中的设备ID
  3. 验证SPI驱动版本与SDK兼容

在ZCU102上实现EMIO扩展SPI时，一个特别需要注意的细节是PS端电源管理配置。某些情况下，默认的电源设置可能会导致EMIO接口工作不稳定。建议在ZYNQ MPSoC配置中检查以下电源相关参数：

• PS端IO电源电压（通常为3.3V）
• PL端Bank电压（应与PS端IO电压匹配）
• 电源管理单元的时钟设置

通过本文的详细步骤和代码示例，开发者应该能够建立起完整的ZCU102 SPI EMIO开发环境，并实现稳定的SPI通信功能。在实际项目中，可以根据具体外设需求调整SPI参数，如时钟频率、数据位宽和传输模式等。