从零到一：用紫光同创PGL22G FPGA搭建一个能跑RISC-V的片上系统（SoC）

第一次接触国产FPGA和RISC-V软核开发时，我盯着开发板和一堆文档发呆了整整两天——网上资料零散，官方例程晦涩，连最基本的工程创建都踩了无数坑。直到成功点亮第一个LED，才真正理解"片上系统"这四个字的分量。本文将用最直白的语言，带你完整走通PGL22G上构建RISC-V SoC的全流程，从工具安装到硬件设计，从软件编写到功能验证，每个步骤都包含我踩过的坑和验证过的解决方案。

1. 开发环境准备：避开那些官方手册没说的坑

紫光同创的Pango Design Suite（PDS）是必须跨越的第一道门槛。最新版PDS 2023.3虽然改善了界面，但安装时仍需注意：

1. 驱动兼容性问题：在Windows 11上安装USB-JTAG驱动时，需要手动禁用驱动程序强制签名

   bash复制# 管理员权限运行：
   bcdedit.exe /set nointegritychecks on
   

2. 工程模板选择：新建工程时务必选择"PGL22G-6MBG324"器件型号，这个封装对应市面上最常见的开发板
3. RISC-V工具链配置：推荐使用SiFive提供的预编译工具链（版本2023.05.08）：

   bash复制wget https://static.dev.sifive.com/dev-tools/riscv64-unknown-elf-gcc-10.2.0-2020.12.8-x86_64-w64-mingw32.tar.gz
   

注意：紫光官方提供的GCC工具链可能存在链接脚本兼容性问题，建议优先使用SiFive版本

开发板硬件检查清单：

• 确认JTAG接口旁的跳线帽设置为3.3V电平
• 测量核心电源电压（应稳定在1.2V±5%）
• 准备一根质量可靠的Micro USB线（劣质线缆会导致JTAG识别不稳定）

2. 构建最小RISC-V系统：从空画布到能跑代码的软核

2.1 硬件平台搭建

在PDS中创建Block Design时，需要精确配置以下几个关键组件：

连接完成的系统架构应包含以下数据流：

1. 时钟发生器 → AHB总线 → RISC-V核
2. RISC-V核 ↔ GPIO控制器 ↔ 物理引脚
3. 调试模块通过JTAG与外部连接

verilog复制// 典型的GPIO地址映射示例
#define GPIO_BASE 0x40010000
#define GPIO_DIR  *(volatile uint32_t *)(GPIO_BASE + 0x00)
#define GPIO_DATA *(volatile uint32_t *)(GPIO_BASE + 0x04)

2.2 软件工程配置

使用VS Code搭建开发环境比Keil更高效，推荐安装以下插件：

• RISC-V Support（语法高亮）
• Cortex-Debug（调试配置）
• CMake Tools（项目构建）

关键配置步骤：

1. 修改链接脚本确保代码段从0x00000000开始
2. 设置中断向量表偏移量（VTF寄存器）
3. 初始化GPIO时钟使能位（常被忽略的坑点）

实测发现：如果不手动初始化PLL，系统时钟会停留在默认的8MHz，导致UART通信波特率错误

3. 点亮第一个LED：硬件调试与软件验证的协同作战

3.1 引脚约束文件编写

开发板LED通常连接在Bank1上，对应的约束文件应包含：

tcl复制set_property -dict {
    PACKAGE_PIN J11
    IOSTANDARD LVCMOS33
} [get_ports {gpio_out[0]}]

常见错误排查：

• 引脚编号与原理图不符（建议直接查看PCB丝印）
• 电平标准设置错误（PGL22G Bank电压为3.3V）
• 未启用内部上拉电阻（导致输入引脚悬空）

3.2 固件编写技巧

最简LED闪烁程序应包含以下关键操作：

c复制void delay_ms(uint32_t ms) {
    volatile uint32_t cycles = ms * 20000;
    while(cycles--);
}

int main() {
    GPIO_DIR = 0xFF;  // 设置全部引脚为输出
    while(1) {
        GPIO_DATA ^= 0x01;  // 翻转第0位
        delay_ms(500);
    }
}

调试时遇到的典型问题：

1. 程序卡在_start处：检查复位电路是否正常
2. LED亮度异常：测量引脚实际输出电压（应≥2.8V）
3. 闪烁频率不准：校准delay_ms()的循环次数

4. 进阶实战：添加串口调试功能

4.1 UART外设集成

在现有系统中添加UART16550兼容控制器需要：

1. 在Block Design中添加IP核
2. 配置波特率生成参数（50MHz时钟下9600bps的除数值为325）
3. 分配AHB从机地址空间（建议使用0x40020000）

c复制// 串口初始化示例
void uart_init(uint32_t baud) {
    uint32_t divisor = 50000000 / (16 * baud);
    UART_LCR = 0x80;  // 允许设置波特率
    UART_DLL = divisor & 0xFF;
    UART_DLM = (divisor >> 8) & 0xFF;
    UART_LCR = 0x03;  // 8N1模式
}

4.2 调试信息输出

实现printf重定向到串口：

c复制int _write(int fd, char *ptr, int len) {
    for(int i=0; i<len; i++) {
        while(!(UART_LSR & 0x20));  // 等待发送缓冲区空
        UART_THR = ptr[i];
    }
    return len;
}

实测发现：在PGL22G上，UART发送间隔需要增加1us延时，否则会出现字符丢失。这可能是AHB总线仲裁导致的异常。

5. 系统优化：从能跑到跑得好

5.1 性能调优技巧

通过AHB总线分析仪发现，默认配置下RISC-V核的指令预取效率低下。修改缓存策略后性能提升显著：

5.2 低功耗设计

在电池供电场景下，可通过以下方式降低功耗：

1. 动态时钟缩放（通过PLL分频）
2. GPIO睡眠模式配置
3. 未使用外设时钟门控

c复制// 进入低功耗模式示例
void enter_sleep() {
    PWR_CR |= (1 << 2);  // 设置睡眠深度
    __asm volatile("wfi");  // 等待中断
}

实际测量显示，在50MHz全速运行下系统功耗为120mA，而睡眠模式可降至3mA以下。