RISC-V中断机制实战：从PLIC配置到异常向量表设计

1. RISC-V中断机制入门：从硬件到软件的桥梁

中断机制是现代处理器设计中不可或缺的核心功能，它就像一位高效的秘书，能够在关键时刻打断当前工作，优先处理更紧急的事务。在RISC-V架构中，中断系统由硬件和软件协同完成，构成了一个完整的处理链条。

我第一次接触RISC-V中断时，最困惑的就是如何理解这个机制的实际运作。后来发现，把它想象成办公室里的电话系统就很好理解：PLIC（Platform-Level Interrupt Controller）相当于总机接线员，负责接收所有外部来电（中断请求），并根据优先级决定转接给哪位员工（CPU核）；而CLINT（Core Local Interrupter）则像是内部通讯系统，处理部门内部的紧急通知（时钟中断和软件中断）。

RISC-V的中断主要分为三类：

• 外部中断：来自处理器外部的信号，比如UART接收到数据、GPIO引脚状态变化等
• 时钟中断：由定时器产生的周期性信号
• 软件中断：由软件主动触发的中断请求

在具体实现上，RISC-V采用了模块化设计思路。CLINT负责处理核内中断，而PLIC则管理所有外部中断源。这种分工明确的架构使得系统扩展性非常好，添加新的外设时只需要在PLIC中注册即可，不会影响核心的中断处理逻辑。

2. PLIC实战配置：以UART和GPIO为例

2.1 PLIC寄存器详解

PLIC的配置实际上就是对其寄存器的操作。作为中断系统的"交通警察"，PLIC通过一系列寄存器来控制中断的优先级和使能状态。主要需要关注的寄存器包括：

• 优先级寄存器（priority）：每个中断源都有一个对应的优先级寄存器，地址范围为0x0C000000 + 4*ID
• 使能寄存器（enable）：每个CPU核都有自己的一组使能寄存器，控制哪些中断可以送达该核
• 阈值寄存器（threshold）：设置中断响应的最低优先级门槛
• 请求/完成寄存器（claim/complete）：用于获取待处理中断和标记处理完成

c复制// 典型PLIC寄存器定义
#define PLIC_PRIORITY_BASE 0x0C000000
#define PLIC_ENABLE_BASE   0x0C002000 
#defin