Tessent DFT信号深度解析：从add_dft_signals到定制化控制

1. Tessent DFT信号基础：理解add_dft_signals的核心功能

在芯片测试领域，DFT（Design for Testability）技术就像给电路设计安装了一套"体检系统"。而Tessent工具中的add_dft_signals命令，就是这套系统的核心控制面板。想象一下，你正在设计一个复杂的SoC芯片，里面有成千上万个需要测试的节点，这个命令就是让你能够精确控制每个测试信号的总指挥。

add_dft_signals主要管理三类关键信号，它们就像是测试系统的三种不同维度的控制杆：

• global_dft_control：这类信号相当于测试系统的"总闸"，控制着时钟、电源管理等全局资源。就像音乐厅的灯光总控，它决定了整个测试环境的基础条件。

• logic_test_control：这是更精细的控制层，可以理解为测试系统的"微调旋钮"。它能够控制电路中特定节点的值，包括：

  • int_ltest_en（内部逻辑测试使能）
  • ext_ltest_en（外部逻辑测试使能）
  • ltest_en（逻辑测试使能）
  • memory_bypass_en（存储器旁路使能）

  特别值得一提的是memory_bypass_en，当scan mode下设为0时，ATPG工具会让存储器保持活跃状态，利用multi_load pattern来覆盖存储器端口的故障。这就像在检查电脑内存时，我们特意让内存保持工作状态来进行全面检测。

• scan_mode：这个类别负责配置扫描链的不同工作模式。可以把扫描链想象成芯片的"神经系统"，而scan_mode就是决定这个神经系统如何工作的模式开关。

在实际项目中，我经常遇到工程师问："为什么我的测试覆盖率上不去？"很多时候问题就出在对这三类信号的理解和配置不够深入。比如，忽略memory_bypass_en的设置可能导致存储器相关故障无法被有效检测。

2. 高级配置技巧：create_with_tdr与设计层级的影响

2.1 自动化匹配神器：create_with_tdr选项

在大型SoC设计中，手动配置每个测试信号就像用针线缝制一件巨幅刺绣——效率低下且容易出错。这时-create_with_tdr选项就成了我们的"自动缝纫机"。