实战指南：用Tessent Scan构建高效Wrapper Chain的完整方法论

在芯片设计领域，可测试性设计(DFT)早已从"可有可无"变成了"必不可少"的关键环节。想象一下，当你面对一个包含数十个子模块、数百万门电路的复杂SoC设计时，如何确保每个晶体管在流片后都能被充分测试？这就是Wrapper Chain技术大显身手的时候。不同于教科书上晦涩的理论解释，本文将带你深入Tessent Scan工具的操作界面，通过真实项目中的配置案例，展示如何将Wrapper Chain从概念转化为实际生产力。无论你是刚接触DFT的新手，还是希望优化现有流程的资深工程师，这里都有你需要的实战干货。

1. Wrapper Chain的核心价值与工作原理

1.1 为什么层次化设计需要Wrapper Chain

现代芯片设计越来越像搭建乐高积木——不同功能的IP核和子模块层层堆叠，最终组合成完整系统。但这种模块化设计带来一个严峻挑战：顶层测试时，子模块内部逻辑对外部来说就像个"黑盒子"。传统解决方案是在每个子模块内部插入扫描链(Internal Scan Chains)，但这会导致：

• 测试时间呈指数级增长（扫描链越长，移位时间越久）
• 功耗问题加剧（同时翻转的触发器数量过多）
• 布线拥塞（扫描链走线占用大量绕线资源）

Wrapper Chain的巧妙之处在于，它只在子模块的边界处布置扫描单元，形成一道"测试隔离带"。这就像给每个模块安装了可开关的透明玻璃门——正常工作时保持隐私（功能模式），测试时又能随时查看内部状态（测试模式）。

1.2 INTEST与EXTEST双模式解析

Wrapper Chain的精髓体现在两种测试模式的协同工作：

INTEST模式（模块内测试）

tcl复制set_wrapper_analysis_options -mode intest

• 输入侧：通过Input Wrapper Chain精确控制子模块所有输入信号
• 输出侧：通过Output Wrapper Chain捕获子模块内部逻辑响应
• 典型应用场景：模块出厂前的独立验证

EXTEST模式（模块间互连测试）

tcl复制set_wrapper_analysis_options -mode extest 

• 输出侧：控制子模块输出信号，测试模块间互连线路
• 输入侧：观察来自其他模块的信号输入
• 典型应用场景：系统集成后的互连可靠性测试

两种模式下的信号流向对比：