STM32F0无刷电机FOC控制：单电阻与三电阻电流采样方案对比与调试

很多做电机控制的人第一次接触 FOC，看到一堆 Clarke、Park、SVPWM 的公式就容易发怵。但我实际调试下来，真正决定一个 FOC 工程能不能稳定转起来的，往往不是那些漂亮的控制理论，而是最不起眼的电流采样环节。我一直用 STM32F0 系列做无刷电机的小功率驱动，单电阻和三电阻采样方案都完整地跑过，这篇就把这两种方案从原理到代码、再到调试踩坑的整个链路拆开聊一聊，希望能帮正准备入坑 FOC、或者已经在坑里挠头的朋友省点时间。

这篇文章适合三类人看：一类是刚接触 BLDC/PMSM 磁场定向控制的嵌入式开发者，想搞清楚 FOC 前端的电流采样到底怎么回事；一类是已经在用三电阻方案、但被启动大电流或低速噪音折磨的工程师，想评估要不要换单电阻；还有一类是想用小封装、低成本 MCU 做微型驱动器的人，想看看 F0 这个级别芯片能不能扛住 FOC 的算力要求。先说结论：STM32F0 完全跑得动 FOC，关键不在 CPU 主频，而在 ADC 触发方式和采样时序能不能配合好，这也是单电阻与三电阻采样最大的分歧点。

1. 整体设计与思路拆解

1.1 FOC 控制链路中最容易低估的一环

FOC 的字面意思很好懂：让三相定子电流在旋转坐标系下变成直轴和交轴两个直流分量，然后像控制直流电机一样去控制转矩和磁场。但想要完成坐标变换，第一步就必须知道当前三相电流的真实值。Clarke 变换需要 iα、iβ，Park 变换需要把 iα、iβ 投影到转子角度上，这两步的输入全都是电流采样值。也就是说，采样数据的准确性直接决定了电流环闭环的稳定性，误差大一点，后面控制算法再漂亮也白搭。

很多初学者会忽略一个重要事实：FOC 采样不是“想什么时候采就什么时候采”。功率管的开关动作会产生强烈的电流尖峰，如果采样点落在开关边沿或者死区切换的瞬间，读到的电流可能是好几安培的毛刺叠加真实值的混合体。这个道理和用手机拍高速运动的物体类似，快门时刻不对就会拍到残影，控制环路拿到这种残影数据，自然会产生抖动或者异响。所以 FOC 采样真正要做的事是：在 PWM 周期的特定、可控时刻，把 ADC 触发起来，只取稳定区间的信号。

STM32F0 这个系列的定位很有意思。它属于入门级 Cortex-M0 内核 MCU，最高主频 48MHz（部分型号稍高），但内部自带高级定时器 TIM1，支持带死区插入的 PWM、支持把定时器事件作为 ADC 的触发源，这正好击中 FOC 采样的核心需求。再加上它的 ADC 支持注入组采样，能在同一时刻抢占式地完成多个通道转换，本质上就是为“在正确的时间点采正确的电流”设计的一套联动机制。所以它不是“同价位里最合适做 FOC”的芯片，而是“专门为低成本变频驱动留好了后门”的芯片。

1.2 单电阻与三电阻：两条路线怎么选

单电阻和三电阻采样，从名字就能看出是采样电阻数量和位置的区别，但背后其实是成本、难度、性能三者之间的取舍。

三电阻方案在逆变器下桥臂的两个或三个位置上各放一颗采样电阻，通过采集下管导通时流过电阻的压降，直接得到两相电流，第三相用基尔霍夫电流定律算出来：i_c = –(i_a + i_b)。这种方式逻辑简单、噪声小、采样窗口宽松，对 PWM 占空比没有特殊限制，即使占空比很小也能采到信号。代价是硬件成本高一些：三颗采样电阻分别焊接在三相桥臂上，对应三路差分放大或隔离电路，PCB 布局和元件调试的工作量都要翻倍。

单电阻方案则只在直流母线负端放一颗采样电阻，利用不同开关状态下母线电流等于某一相电流的特性，通过两次采样重构出两相电流。它的优势非常直观：成本低、布局紧凑、功率路径上损耗只有一颗电阻的功耗，尤其适合电池供电的小型电机驱动。但天下没有免费的午餐，单电阻采样的核心难题是“在 PWM 的什么位置采样”，并且当调制比过低时，某些开关状态持续时间太短，根本不够 ADC 完成一次可靠转换，这就产生了著名的单电阻电流重建盲区，后面我会详细讲。

我的经验是：如果是做第一版 FOC 学习板、或者驱动参数宽泛的通用风机水泵，三电阻会让你少掉很多头发；如果是做成本敏感、体积受限的电动工具或微小型驱动，单电阻是绕不开的路，但务必做好盲区处理和心理预期。

2. 采样原理与代码级细节

2.1 三电阻采样：两相直采，第三相靠重构

三电阻采样的物理位置通常有两种布置方式。一种是三个下桥臂各串一颗电阻，另一种是两个下桥臂各串一颗加母线总电流检测，前者更常见。采样时刻必须保证目标相的下管确实导通，因为只有下管导通时，采样电阻上才流过真实的相电流。如果目标相正处于死区或者上管导通状态，电阻上要么没有电流，要么电流从反向续流二极管走，量出来的值完全错乱。

比较稳妥的做法是在 PWM 中心对齐模式下，把采样点放在定时器计数周期的中间。原因在于，中心对齐模式下，在周期中心附近各相上管的开关状态已经稳定，电流续流路径也固定了，此时触发 ADC 能避开死区和开关尖峰。以 TIM1 为例，我一般用 PWM 模式一或模式二、选择中心对齐计数方式，然后把 ADC 触发事件配置成 OCxREF 或更新事件附近的时刻。代码上配置 TIM1 的 TRGO 输出为“更新事件”或“OC4REF 事件”，再在 ADC 初始化时把触发源指向定时器，让硬件去决定“什么时候转换”，而不是让 CPU 在中断里去轮询采样。

实际采样时，可以在一个 PWM 周期内分两个时间点去触发 ADC：一个点在计数器递增段到达 CCRx 时对应某一相下管导通，另一个点在计数器递减段到达另一个目标值时对应另一相导通。这样单周期内就能采到两相电流，再经过符号修正和零位偏移校正，就可以送进 Clarke 变换了。需要注意的是，F0 的 ADC 注入组拥有“抢占”特性，即使当前规则组转换尚未完成，注入组触发一到也会先执行注入通道转换。这个特性天然适合“固定时刻插队采样”的需求，我用起来觉得非常顺手，因为不需要人为错开各通道转换时间。

2.2 单电阻采样：从母线电流里“抢”出两相

单电阻采样只测母线电流，但母线电流在不同开关状态下的含义完全不同。举个例子：当 PWM 状态为“A 相上管导通、B 和 C 相下管导通”，即电压矢量 [100] 时，电流从母线流过 A 相绕组、再从 B 和 C 相回流，此时母线电流采样值就恰好等于 A 相电流；当状态为 [010] 时，母线电流等于 B 相电流。也就是说，只要在每个 PWM 周期里找到至少两个不同矢量状态的窗口并完成采样，就能得到两相电流，第三相再做加法取反。

但这里有个非常细的门道：两个采样点所处的矢量必须不能太接近，否则重构矩阵会出现病态。关键是，为了获得准确的两个相电流，最好采样两个相邻的基本电压矢量状态，常用做法是选择零矢量两侧的非零矢量区间。比如在一个中心对齐 PWM 周期内，前半段对应 [100] 或 [010]，后半段对应另一个非零矢量，两个区间内各触发一次ADC。

工程实现时，单电阻采样会遇到窗口宽度问题。假设 PWM 频率是 20kHz，周期 50us，在调制比较深的时候，非零矢量持续时间足够长；但速度环给到很小的占空比时，某个矢量状态可能只持续 1~2 微秒，而一次可靠的 ADC 采样需要采样时间加转换时间，可能就要 2us 以上。这就导致采样点根本没有“落脚的窄缝”。解决思路常见有三种：一是将 ADC 配置为高速采样模式，缩短采样时间；二是用移相法或最小脉宽钳位法人为拉长目标矢量的持续区间；三是采用零矢量重新分配，用 [100] 与 [010] 之外的状态组合来确保窗口足够。第三种方法涉及复杂的脉宽重新计算，需要消耗额外 CPU 时间，所以在 STM32F0 这类主频不高的 MCU 上，我更推荐第一种加第二种的组合，简单实用。

2.3 采样时序与 ADC 转换时间的关系

很多工程问题最后都归结到“时间预算”。ADC 做一次完整转换需要两部分时间：采样阶段，即采样电容充电到接近输入电压的时间；以及转换阶段，即逐次逼近比较的时间。对 STM32F0 而言，实际可配置的 ADC 采样时间可以从 1.5 周期到 239.5 周期选择。建议不要为了追求更快的后果而把采样时间压得太短，因为采样电容没充满电压时，采样结果会有系统性偏差，这对于电流环来说是不可接受的。

我用同样的 ADC1 作为例子算一笔账：ADCCLK 设为 14MHz，一个周期约 71.4ns。若选择采样时间为 28.5 周期，即约 2.04us，加上固定 12.5 个周期的逐次逼近时间（约 0.89us），单通道总转换时间约 2.93us。把这个数值和三电阻方案的采样窗口一对比就会明白为什么三电阻实现起来更轻松：就算死区只有 500ns，只要在 PWM 周期的稳定段留出 3us 以上就能采得很舒服。而单电阻方案在低调制区，非零矢量窗口可能只有 1.2us，这 2.93us 的总转换时间完全不够用，必须靠缩采样时间或者调节制算法来补。

这里也要提到一个容易被忽略的参数：ADC 采样点相对 PWM 中心和转子角度的延迟。采样时刻的转换结果，本质上反映的是采样瞬间的电流瞬时值，而控制算法把它当作整个周期的平均值使用，这就会引入相位延迟。对速度环 FOC 来说，小延迟可以忽略，但转速升高后，延迟带来的角度偏差会表现为电流相位偏转，严重时直接影响弱磁控制或高速稳定性。我后续会在调试章节里再展开应对方法。

3. 实操：从 PWM 触发到电流换算

3.1 硬件层面的采样电阻、运放与布局

采样电阻选型是有讲究的。阻值越大，同样电流下产生的压降越大，信噪比越好，但发热和功耗也越大。对于小功率电机驱动，我习惯先用一个估算公式：采样电阻的峰值功耗尽量控制在总驱动功率的 1% 以内。例如最大相电流 5A，想要获得 100mV 级别的采样信号，电阻选 20mΩ 就能得到 100mV，满负荷功耗为 0.5W，对 2512 封装或专用采样电阻完全没压力。如果信号还要经过运放放大，可以再结合运放增益，尽量让满量程电流对应的 ADC 输入电压接近参考电压的 80%，充分利用 ADC 动态范围。

运放选型也不可马虎。对电流采样而言，最关键参数不是增益带宽积，而是建立时间和输出压摆率。开关瞬间的大电流跳变会要求运放快速把输出稳定到真实值；如果运放的压摆率太低，ADC 采样时刻刚好赶上输出仍在飞升的半路上，采到的值会比实际低。另一个容易忽视的坑是共模电压范围：低压侧采样电阻上信号接近地，但如果是上桥臂采样，共模电压可能接近母线电压，普通运放无法处理，必须用差分运放或隔离方案。所以纯低压侧采样方案对元器件选型更友好。

PCB 布局上，采样电阻必须采用开尔文接法，把采样焊盘独立引出到运放输入，不要让功率电流流经采样走线的铜箔；否则走线电阻会在采样信号上叠加一个随电流变化的压降，导致电流波形的直流偏置漂移。我用过一阵子普通走线接法，发现用小电流测试时一切正常，加大电流后电流环突然出现低频振荡；后来检查才发现是采样电阻到运放的走线过长，寄生电感在开关瞬间产生了振铃。把走线缩短并加宽、并在靠近运放引脚处放置滤波电容后，问题才彻底消失。

3.2 定时器与 ADC 的联动配置

STM32F0 做 FOC 采样，核心是把 TIM1 的高级 PWM 功能和 ADC 触发机制绑定在一起，避免用中断软件触发的高延迟和抖动。以三电阻方案为例，我的配置思路是：

1. 将 TIM1 配置为向上/向下中心对齐计数，PWM 频率设为 20kHz，即计数周期为 50us。AHB/APB 时钟通常为 48MHz，预分频后让计数器从 0 数到某个 CCR 值再折返。
2. 配置三个比较通道分别输出六路 PWM，并在输出配置里使能死区发生器，死区时间根据功率管栅极驱动实际情况设置为 0.5us 到 1us。
3. 在 TIM1 的 CR2 寄存器中选择触发输出 TRGO 为“OC4REF 事件”或其他可用的周期事件。这样每当定时器到达特定计数值时，硬件自动向 ADC 发出一次启动转换信号。
4. ADC 侧开启注入组，配置注入通道序列，将触发模式设置为外部事件触发。采样时刻到达后，注入组一次性依次转换预定的通道，并在注入序列结束中断里读取结果。

如果需要在一个 PWM 周期内实现两次不同相的电流采样，常见办法是配置两个独立的触发事件源分别对应计数器板在不同方向经过 CCR 点。STM32F0 的定时器事件触发 ADC 的映射选项有限，实际项目里我更多采用“更新事件触发 + 软件补偿”或“单次中心触发配合采样两通道”的方案。以我的经验，不要贪多，先保证一个稳定采样点，跑通电流环后再扩展双点采样，会少走很多弯路。

3.3 电流零点校准与 ADC 值换算

ADC 读回来的原始数值只是整数代码，要转换成实际安培数，需要经过一个标准链路的换算。链路依次是：采样电阻压降 → 运放增益 → ADC 输入电压 → ADC 转换数值。我习惯在代码里保存几个宏定义：

c复制#define R_SHUNT            (0.020f)   // 采样电阻 20mΩ
#define AMP_GAIN           (20.0f)    // 运放放大倍数
#define V_REF              (3.3f)     // ADC 参考电压
#define ADC_FULL_SCALE     (4096.0f)  // 12位ADC满量程
#define CURRENT_SCALE      (V_REF / (AMP_GAIN * R_SHUNT * ADC_FULL_SCALE))
// 电流A = (ADC值 - 零点) * CURRENT_SCALE

零点偏移是一个特别隐蔽的问题。即使没有电流流过采样电阻，运放的输入失调和 ADC 自身的偏移也会让采样值不是理论上的 2048 代码值，而是一个偏离值。所以每次上电后，建议先让功率管全部关闭，测量一段时间零电流状态下的 ADC 平均值作为零点校准值，然后存到变量中。这样做能显著改善低速时电流波形的零点跳动。

在运行时，也可以通过低通滤波或滑动平均来跟踪零点的缓慢漂移，但要注意别把真实的直流偏置电流也滤掉。我在风机项目就发生过一次误判：因为风轮被外力堵住，相电流里出现很大的直流分量，零点跟踪算法却把缓慢变化的电流当成了零漂去补偿，结果电流环完全失去了对直流分量的控制力，堵转电流持续飙升。从那以后，我采用了“只在上电瞬间校准一次，运行过程中不做自动跟踪”的保守策略，在低成本驱动场景下完全够用。

4. 踩坑记录与排查技巧

4.1 三电阻采样的经典翻车现场

三电阻方案看似安全，但在首次空载调试时有一个出镜率极高的故障：电机嗡嗡响、电流波形杂乱、电流环响应像喝醉酒。我经过几轮排查后发现，根因是 ADC 触发时刻错了，导致采样点恰好落在死区或开关瞬态，采集到的信号是上下桥臂切换造成的振铃。这种问题不是看代码逻辑能看出来的，必须借助示波器同时抓 PWM 输出和运放输出波形，再把 ADC 的采样点位置对齐到同一时间轴上查看。

最有效的排查方法是开环测试：先不给电流环 PID 输出，只让 PWM 输出一个固定的占空比，然后用示波器观察采样电阻上的电压波形，确定波形稳定段的起止时间，再回头调整定时器触发点所对应的计数值。这里有一个建议：把触发事件设置在桥臂完全导通并稳定后的 20%~30% 位置，不要卡在刚进入导通状态的边沿。因为 MOSFET 导通时体二极管反向恢复和寄生电容充放电会造成一段振铃，持续几百纳秒，采样点必须避开这个窗口。

另一个三电阻采样特有的坑是两相采样正负方向不一致。由于两个采样电阻分别位于两个下桥臂，电流从电机绕组流向桥臂时，两个采样电阻上的电压方向可能不同；如果 ADC 只做单端采样，必须有符号处理逻辑把其中一个通道的结果取反。忘记取反的后果是电流环正反馈，一给力矩就猛加速甚至过流。我在调试时习惯在代码里打印两相原始 ADC 值，用手慢慢转动电机并把母线电压调低，观察两相的相位关系，确认方向后再接入电流环。

4.2 单电阻采样的窗口盲区处理

单电阻采样最大的痛点是低调制区以及扇区边界处的重构失败。低调制区的本质是 PWM 占空比很小，两个有效矢量持续的时间都很短，母线电流还没稳定 ADC 转换时间就结束了；扇区边界的本质是三个矢量切换太频繁，部分矢量甚至只有几百纳秒。这两种情况下，对应的相电流重构结果会突变，表现为电流环力矩脉动甚至失控。

我实际采用的有效手段是“最小脉宽扩展 + 相邻周期替换”。最小脉宽扩展的思路是：当计算出来的某个有效矢量持续时间小于设定阈值（比如 2.5us）时，人为把它扩展到阈值长度，同时相应减少零矢量的时间，这样保证了该矢量窗口足够采样，代价是实际输出电压略微偏离理想值，但电流环闭环可以自行修正。相邻周期替换的思路是：这个周期采不到第二个有效矢量，就利用上一周期采样得到另一相电流，加上本周期采到的第一相电流共同参与重构；前提是转速和电流变化不是很剧烈，且电机的电气时间常数远大于 PWM 周期，在大多数小功率应用中可以接受。

调试单电阻时，我会在电机控制代码里留一个观测变量：每个 PWM 周期实际完成电流重构的次数与理想次数的比例。如果这个比例低于 90%，说明盲区处理策略还没调好，需要继续扩大最小脉宽阈值或优化替换算法。盲区问题不是“有或没有”的布尔问题，而是“出现频率占多少”的统计问题，把指标数字化是排查的最好方式。

4.3 采样相位延迟与电流环振荡

把电流采样整个链路看成一个滞后环节，越高的电机转速，滞后对应的电角度偏差就越大。例如 10kHz 采样率和 20kHz 有效电流环频率，若采样发生在 PWM 中心点，对时间上存在约半拍的控制延迟，这个延迟在高速运行时会让电流环的阻尼变差，表现为高速加载时电流波形畸变、速度环里出现周期性脉动。

解决相位延迟，我的顺序是：先调整采样时刻，把它尽量放在 PWM 周期的中心点，因为中心点附近的瞬时电流最接近该周期的平均电流；然后再在代码层面做一拍补偿，即把当前采样值当作前一个周期的值来参与坐标变换，同时将转子角度也做相应的相位补偿。相位补偿的系数不是一拍就能定死的，需要根据实际转速做线性插值。F0 的算力有限，我通常不引入复杂的观测器，而是用查表和线性插值的方式，在 10000rpm 以下的场景足够好用。

如果遇到电流环振荡而不是单纯相位滞后，首先要怀疑的是 PI 参数是否太激进，其次要看采样值是否混入开关噪声。注意区分这两种情况：噪声引起的振荡频率通常比较高，而 PI 参数不当引起的振荡频率往往接近电流环带宽。我会把示波器探头接在运放输出端，如果该点波形是干净的正弦波而 ADC 重构后是毛刺正弦波，那问题必然出在采样时序；如果运放输出本身就杂乱，那问题出在硬件布局或运放选型。

4.4 调试设备选择与测试技巧

很多新人拿万用表去量电机电流，最后会发现完全没法判断问题。FOC 调试最基本的设备是一台至少双通道的示波器，最好能同时抓 PWM 波形和运放输出波形。我用示波器时，习惯把触发源设为 PWM 输出端，然后用光标测量死区段的位置，配合 ADC 触发点换算成计数值来核对代码配置。

验证电流采样准确性的一个非常实用的方法是用直流母线电压已知的 BLDC 电机开环运行：堵住电机轴，让 PWM 占空比很小，此时电机电流基本是直流量，用钳形电流表或高精度电流探头实测相线电流，与代码中 ADC 换算出来的电流值对比。如果两量误差在 3% 以内，说明采样链路标定可靠；如果有稳定偏差，优先检查零点校准和放大增益；如果还有随机跳动，那就去查采样窗口和屏蔽问题。

还有一个容易忽略的经验：调试期间尽量把母线电压降到额定电压的 20%~30%，比如 24V 电机先用 6V 测试。这样即使采样重构出错、电流环异常，功率管损坏的概率也会大幅降低，而且低速下更容易观察电流波形的细节问题。这是我从一次轻微炸管事故中学到的教训——当时用全电压调参，一个采样方向错误直接导致绕组过流，虽然保护电路扛住了，但驱动板上的采样电阻已经烫到变色。

5. 从 F0 出发还能怎么玩

聊到这里，单电阻和三电阻采样的核心内容基本都覆盖到了。我个人在实际操作中的体会是：STM32F0 这类小型 MCU 做 FOC，真正的门槛不是算力，而是对采样时序的敬畏之心。只要你把 ADC 触发、PWM 中心事件和电流校准这三件事做扎实，单电阻和三电阻方案都能在 F0 上稳定运行；反过来，任何一项偷懒，最后都会在示波器上以诡异波形的方式找回来。

最后再分享一个小技巧：在工程代码里把电流重建的过程封装成独立函数，并允许在运行时动态切换“三电阻直采”和“单电阻重构”两种模式。这样你在同样的硬件平台上，只需要改一个宏和换一块采样电阻板，就能快速对比两种算法的差异。很多实际项目最后并不是死磕用一种采样方式，而是通过这种可切换架构找到成本与性能的最佳平衡点。等这一步跑顺了，再往滑模观测器、无感 FOC 或者高频注入方向扩展，会轻松很多。