金宇澄教材上关于主存编址的那句话，我背得滚瓜烂熟：主存的编址是指为内存中的每个可独立访问的存储单元（通常是最小可寻址单位）分配唯一地址的过程。可直到第一次写汇编，用 MOV 指令把一个十六进制数字放进地址总线，CPU 就真的把对应位置的数据取了回来，我才意识到这句话的重量——原来每一个字节都有自己的门牌号，而 CPU 对内存的所有操作，本质上都是在做“按号找人”这件事。
这篇内容想跟你一起把“编址”拆开揉碎，讲清楚三件事：为什么非要有“最小可寻址单位”这个限制？为什么现代计算机几乎都选了字节而不是位或字？以及编址这个动作背后，从 CPU 到内存芯片之间到底发生了什么？如果你是学计算机原理的在校学生，或者刚入门嵌入式、想写底层代码的开发者，这篇文章应该能帮你在读后续的缓存、虚拟内存、DMA 章节时少一些“断层感”。
1. 程序只认编号，不认插槽——主存编址在解决什么问题
1.1 一次内存访问，藏着的三次“找门牌”
先看一个最小的 C 程序片段：
c复制char arr[4] = {10, 20, 30, 40};
char x = arr[2];
编译器在生成机器指令的时候，并不知道 arr 最终会被操作系统放到物理内存的哪个位置。它只知道：只要告诉我数组的起始地址，我就能通过“起始地址 + 2”这个偏移算出第 3 个元素的地址，然后生成一条“把该地址里的内容读进寄存器”的指令。
这个“起始地址 + 2”意味着什么？意味着内存中的数据必须支持按编号偏移。如果每个存储单元没有唯一的编号，你就没法定义第 3 个元素在哪里。你可能会说，这还不简单，就像小区里的楼栋号一样嘛。但内存编址跟楼栋号有个关键差异：楼栋号是人类看的，而 CPU 发出的编号是一串电信号，它在硬件上直接决定哪一根选择线被激活。
我读本科时有一次在实验室调试一块开发板，板子上有 1MB 的 SRAM。当时导师问了我一个问题：“你写一个地址比如 0x00080000，CPU 是怎么知道这个地址对应的是 SRAM，而不是别的外设寄存器？”我愣了半天。后来才明白，地址不是简单的一个“名字”，它更像一套全局路由信息：高位决定访问哪个设备（片选信号），低位决定访问设备内部哪个具体位置（译码信号）。
所以，主存编址的第一个核心作用，是把“程序视角的逻辑位置”和“硬件视角的物理位置”解耦。程序写 0x1000 就是 0x1000，至于这个地址是插在主板第一个 DIMM 槽还是第二个 DIMM 槽上的内存条，程序完全不关心。是内存控制器在背后做了一次映射，把物理地址转发到对应的内存通道、Rank、Bank、行、列上。
1.2 地址是一种“可计算的门牌号”
如果你住在一个门牌号连续的小区里，从 1 栋走到 10 栋，距离是 9 个楼间距。内存地址的特殊之处在于，它是支持算术运算的。编译器生成的指令里大量出现 base + offset 这类寻址模式，例如 ARM 的 LDR x0, [x1, #8]，含义就是把 x1 寄存器中保存的地址加上 8，再去内存中取数据。
这背后就依赖一个基础约定：相邻编号的存储单元，在逻辑地址空间里也是相邻的。这样才能把一个数组、一个结构体、一整个函数的栈帧映射成“一段连续编号的区间”。
我在给学生讲指针时，喜欢画一张图：一个 int 数组 a[10]，假设 a 的地址是 0x1000，那么 &a[i] 就是 0x1000 + i * 4。为什么乘 4？因为每个 int 占 4 个字节，而系统按字节编号，int 类型跨了 4 个连续编号。如果按 int 为单位编址，这个公式就变成 a + i，都不用乘 4了。但这恰恰是编址粒度问题的重要伏笔，下一节详细说。
既然牵涉到算术，就不得不面对一个硬限制：编号必须能用有限的二进制位表示。地址线的根数决定了 CPU 能编码多少个编号。n 根地址线最多给出 2^n 种组合，也就是最多寻址 2^n 个最小可寻址单元。8086 有 20 根地址线，寻址空间就是 1MB；现代 x86-64 在虚拟地址上用了 48 位，也就是说软件层能看到 2^48 字节的理论范围。64 位不代表一定能寻址 2^64，物理上往往用不满，但总线协议和页表结构为更大的空间留好了扩展余地。
这部分的关键认知是：主存编址不是给内存条上的物理颗粒“起名字”那么随意的事情，它是一套关于语义与物理连接的双层编码规则。上层用编号表达数据结构，下层用编号激活对应的存储电路，中间隔着总量限制、译码逻辑和硬件映射。
需要模型API调用？ 免费领10W Token，多模型网关一键接入 Claude、DeepSeek 等主流模型。
2. 为什么最小可寻址单位选中了字节，而不是位或字
2.1 按位寻址的理论梦与现实阻隔
理论上，按位编号是最省空间的，每个 bit 都有独立地址，拿到一个位地址就能改任意一个二进制位。早年有一些专用的位处理器就这样干过，某些 PLC 和单片机应用至今会在特定区域提供位寻址。但把它推广到通用主存，问题很快就来了。
第一个障碍是引脚和译码成本。存储芯片的外部引脚数量是极其珍贵的资源。如果按位寻址，容量 1Gbit 的芯片就需要 30 根地址线来区分每一个 bit；而如果按字节寻址，同样 1Gbit 的芯片只需要区分 2^30 / 8 = 2^27 个字节，地址线数量立刻降到 27 根。有人说可以复用引脚啊，现代 DRAM 不也搞行列复用。但位寻址的问题不只是地址线数量，更重要的是访问粒度太小会导致总线的数据位宽优势发挥不出来。
第二个障碍是CPU 的数据总线天生就是多位并行的。64 位 CPU 一次访存理论上能拿 8 个字节，如果最小可寻址单位是位，一次读 64 位就需要连续读取 64 个“位编号”，总线事务数量暴增。而按字节编址，一次读 8 个连续编号就搞定。你可以把内存想象成图书馆的密集书架，数据总线像一辆平板车，位寻址等于允许你每次只借一本书页中的一个字，字节寻址则允许你把一页扛走。对绝大多数程序来说，扛走一页才是常态。
第三个障碍是纠错与校验的粒度。现代内存广泛应用 ECC（Error Correction Code），它对数据进行校验时以字节或更大的块为基本单位，如果最小可寻址单位是位，ECC 的计算和存储会变得很别扭。虽然理论上也能做，但性价比不高。
2.2 字编址时代留下的流水账
在计算机发展早期，尤其是 60、70 年代，很多机器确实采用了按字编址（word addressing）的方案，比如经典的 PDP-8 是 12 位字长，IBM 某些大型机以 36 位字为基本单元。那个年代，字符可能用一个字来装，整数用一个字来装，大家寻址粒度一致，程序写起来倒也痛快。
真正的麻烦出现在字长不统一的时代。某个架构字长是 16 位，按 16 位编址；过几年新架构字长升级到 32 位，如果还按字编址，同一个程序里原来的第 100 个字，在新机器上就不是原来那个位置了。每一轮字长升级都要引发一次软件生态的移植灾难。于是架构师们逐渐意识到，最好用一种固定宽度、且能拼凑出任何宽度数据的单位作为寻址的基础，字节正好满足这个条件。
另一个绕不开的问题和字符编码有关。英文 ASCII 码用 7 位就能表示，但为了对齐和状态位，通常用一个字节（8 位）存放。1964 年 IBM System/360 重点推行 8 位字节之后，“字节作为最小可寻址单位”成了主流做法。如果你面对的是必须逐字节处理的文本协议、网络报文、文件格式，按字编址会让你每次都要写一堆移位掩码逻辑，痛苦不堪。
2.3 字节编址：兼容、对齐、拼装三合一的折中
把最小可寻址单位定为字节，本质上是做了这样一个权衡：
- 兼容性：8 位足以表示 ASCII，也方便扩展成 UTF-8 这样的变长编码，文本和二进制数据都能顺滑处理。
- 对齐友好：字长可以是 2、4、8、16 字节，只要保证数据地址按自身长度对齐，一次访存就不会跨边界。比如 32 位 int 通常要求 4 字节对齐，编译器分配结构体时会自动插 padding，底层原因就是存储硬件按字节编号，但读写总线一次能处理 4、8 个字节。
- 可拼装：无论机器的自然字长是多少，我都能通过连续的字节读出任意宽度。小端序和大端序之争，恰恰是在“字节已对齐”的前提下才讨论的：一个 32 位整数存到 4 个连续字节里，哪个字节在低地址？如果连字节这一层都没有，这种讨论就无从谈起。
实际上，主存储体最底层的 DRAM 芯片可以做到一次读出多个字节（以 burst 方式连续输出），CPU 一次 L1 cache line 会取 64 字节。然而这些“更大的访问粒度”被缓存和多路交织藏在硬件层面，对软件来说，地址依然是一个个字节。可以说，现代体系选择字节编址不是因为它最先进，而是因为它最能承载几十年积累的软件生态。
3. 字节编址之外的备选者：字编址真的过时了吗
3.1 字编址在今天依然有地盘
说字编址彻底消亡并不准确。在一些专用领域，字编址仍然是合理选择。
比如 DSP（数字信号处理器）领域，大量数据是定点数或复数样本，算法里的数组经常以字为单位访问，按字编址能让地址计算少做一次乘系数操作，指令编码也更加紧凑。部分 DSP 的地址寄存器宽度有限，按字编址可以让可寻址的数据总量在同样地址位数下翻几倍。还有一个典型是某些 AI 加速器内部的片上 SRAM，它们以“bank”为组织单位，每个 bank 一次吐出一个宽字给矩阵计算单元，软件见到的最小可寻址单位就不是字节而是几十甚至上百 bit 的向量块。
另一个常见例子是 FPGA/ASIC 里的寄存器文件。寄存器堆的每个表项宽度可能是 32 位或更宽，设计时通常直接按表项编号，不会把一个 32 位寄存器拆成 4 个可独立寻址的字节——因为寄存器堆每一行就是一个完整的存储字，访问局部字节需要额外的写使能逻辑，面积得不偿失。
所以，字编址并不是“错误方案”，它在数据宽度统一、字节操作罕见、地址位资源紧张的场合反而更合理。只是通用计算平台要服务各式各样的应用，字节编址这种更“无脑”的通用解成了主流。
3.2 如果内存按字编址，C 语言会遇到什么噩梦
为了理解字节编址的舒适，可以想象一下如果系统按字编址，而每个字是 4 字节，C 语言会变成什么样。
你写 char *p 指向的地址是第几个字？如果 p 按字编号，那么 p[1] 是下一个字，跨了 4 个字节，这显然不对。所以 C 标准会要求 char 指针能够表达任意字节偏移，于是编译器和 ABI 不得不想出“字地址 + 字节偏移”的组合方案。你打印出来的指针没法直接当作数组下标用，memcpy 这种函数更是需要仔细处理偏移对齐。当年 MIPS 早期曾经出现过加载/存储字节必须依赖 LWL/LWR 这类非对齐访问指令的糟心事，根源正是硬件没有把字节寻址做得很彻底。
按字编址还会重创结构体和内存映射 IO。网络协议头里经常有 uint8_t 字段，如果内存最小单位是 4 字节，你读一个 uint8_t 可能要把整个字读回来，再按偏移提取。多个线程同时修改同一个字里的不同字节，还会引入读改写竞争——本来它们访问的是不同地址，结果因为地址粒度太粗，物理上变成了共享同一个字。这类问题会让并发编程模型崩溃。
现代的 C/C++ 标准、Java 的 byte 类型、Go 的切片，全都默认了“字节是地址递增的最小步长”。这种默契如此根深蒂固，根源就在最底层的最小可寻址单位选择了字节。
3.3 现代体系为什么把事情收敛到字节
今天我们看到的操作系统、编译器、编程语言几乎全部围绕字节编址构建。这意味着即便某个硬件的存储介质天然适合更大的块（比如闪存一个 page 是 4KB），在使用它时也会尽量抽象成字节的线性空间，再由文件系统或 FTL 层去处理块对齐。NAND Flash 按页读写、按块擦除，但用户态的 read/write 接口看到的依然是字节流，这就是编址抽象的力量。
同样的收敛逻辑出现在虚拟内存中。物理页框的大小普遍是 4KB，MMU 的页表负责把“虚拟地址的连续字节流”映射到“物理地址的连续字节流”，地址里面的低 12 位就是页内偏移，不需要表项参与。如果底层不是字节编址，页内偏移这个概念就难以直接复用。编址粒度和页大小都是 2 的幂，也方便硬件用位截断快速计算。
所以我个人的看法是：字节编址能够胜出，不是哪一个硬件工程师拍脑袋决定的，而是软件生态的存储语义向硬件提出的统一要求。它既不像位编址那样让访存总线空转，也不像字编址那样让字符操作和应用移植处处碰壁，是一个跨越数十年的架构级妥协。
4. 从地址到电信号：一次真实访存背后的译码链路
4.1 内存芯片看到的地址和 CPU 看到的地址不是同一种东西
如果你写过单片机程序，应该熟悉这种操作：想访问外部 SRAM 的某个单元，就把 16 位地址放到地址总线上，然后拉低读使能，数据就出现在数据总线上。这里 CPU 发出的地址位数和 SRAM 的地址引脚一一对应，逻辑非常简单。
但到了现代 PC 或服务器，情况完全不同。CPU 的 memory controller 看到的“物理地址”是一个横跨多个通道、多个 DIMM、多个 Bank 的全局编号。这个编号要层层分解，才能真正到达某一个存储单元。
以一块支持双通道 DDR4 的主板为例，物理地址 0x…… 发到内存控制器后，大约要经历以下拆解：
- 物理地址先经过地址哈希，分配到某个通道；
- 通道内根据地址位选择某个 Rank（内存条的一面颗粒属于一个 Rank）；
- Rank 内再选择 Bank Group 和 Bank；
- 地址里的行地址和列地址分两次送入 DRAM 芯片；
- 芯片内部的行缓冲把选中行的数据拉出来，再根据列地址选择 burst 长度的字节。
这就像你寄快递时写了一个很长的地址：国家、城市、街道、小区、楼栋、单元、房号。DRAM 内部的行列结构，就是这个多层地址体系里最底层的“单元号 + 房号”。
4.2 地址线位数与容量极限的计算
平时教科书里出现的公式“可寻址空间 = 2^地址线根数”，很多人会背却不理解为什么。以 32 位地址线为例：CPU 每次发出 32 个二进制位，每一位的组合就是一次“选择信号”。32 位可以表示从 0x00000000 到 0xFFFFFFFF 共 4,294,967,296 个状态。如果按字节编址，一个状态对应一个字节，总容量就是 4GB。
地址线根数与 DRAM 芯片容量的换算也常见。比如一颗 512M x 16 的 DDR4 芯片，说明每个 bank 内行地址和列地址的组合能给出 512M 个 16bit 的输出。你可以算一下需要多少根行地址线和列地址线：512M = 2^29，通常行占 2^16（A0~A15），列占 2^10 中的有效组合，再加上 Bank 选择位。DDR4 支持 Bank 数 16 个（4 个 Bank Group 每组 4 个 Bank），这些 Bank 选择信号也来自地址位，但走的是内存控制器单独编码出的逻辑。
工程上有个容易混淆的点：CPU 地址线根数和 DRAM 芯片地址引脚数完全不同。32 位 CPU 时代，地址总线是 32 根，但 DRAM 芯片不会引出 32 根地址引脚，否则封装面积爆炸。DDR4 通常只有 17 根地址引脚（A0~A16），依靠 RAS/CAS 信号分两次把行地址和列地址锁存进芯片。芯片内部再通过行译码器和列译码器，选中存储阵列中一条字线（word line）和若干位线（bit line）的交点。所以，把大地址空间压缩到小引脚上，靠的是时间分片（行列复用）和空间分片（Bank 交错）。
4.3 行列复用、Bank 交叉和片选信号的接力
行与列是什么概念？可以把 DRAM 存储阵列想象成一个巨大的棋盘，行地址选中一条行线，列地址选中哪几列的数据输出。但这个棋盘的行线不是随便就能驱动的——每根行线连接着成千上万个存储电容，一次激活会消耗不少能量，也需要时间稳定电压。内存控制器很聪明地把地址位中一部分映射为 Bank 的编号，让 CPU 可以交替访问不同 Bank：上一个 Bank 在预充电时，下一个 Bank 正好可以激活，隐藏掉了 DRAM 的刷新和预充电延迟。
现代处理器的内存控制器还会做地址交织（address interleaving），把相邻地址段交错地分布到两个甚至多个通道上。这样一来，连续访问 1KB 数据时，系统可以同时从两个通道读取，等效带宽翻倍。地址的低几位在这里扮演了通道选择信号的角色。这种交织设计与主存编址有什么关系？关系在于：逻辑地址依然连续、程序无感知，但物理布局被合理地打散，以保证并行性。编址体现了对上层“诚实透明”的承诺，底层则通过映射策略榨干硬件性能。
片选信号（Chip Select，CS）则是这一级另一重要概念，它决定 DRAM 芯片要不要响应当前总线上的命令。当 CPU 发出的地址落在某个内存条范围内，内存控制器会激活该 Rank 对应的 CS 引脚，告诉颗粒“接下来命令是发给你们的”。如果 CPU 访问的是主存地址空间之外的区域，CS 没有被拉低，总线上的数据就处于未定义状态，这为后文要讲的“越界进入未映射区域”埋下了伏笔。
5. 编址能力如何向上传导：缓存、虚拟内存与 MMIO 都吃了它红利
5.1 缓存：用地址位数去索引而不是问数据“你是谁”
CPU 缓存的工作方式特别依赖地址编号。以传统的直接映射缓存为例：物理地址被拆成 tag（标签）、index（索引）、offset（块内偏移）三段。index 决定数据应该放在缓存里的哪一组，offset 决定从该 cache line 里取哪个字节。这个拆分完全基于“地址是一串可切分的二进制位”，而不是基于数据内容。
我曾见过一个解释缓存的好类比：你去酒店找房间，地址编号本身就包含了楼层和房间号。缓存不需要知道客人叫什么名字，只需要按编号找对应的储物格。CPU 发出地址后，硬件直接把中间几位抽出来去查 tag 数组，根本不需要复杂的比较电路去“扫描全缓存”。如果地址编号不是二进制的、不是连续的，这种高并行的硬件查找结构根本无法实现。
多级缓存之间的配合也依赖同一个地址体系：L1、L2、L3 都使用同一种物理地址子集来定位，只是查找范围和数据容量不同。因为所有缓存都相信“地址是唯一的”，数据一致性协议在比对缓存行时只需要比较 tag 字段，避免了“两份内容相同但地址不同”带来的语义混乱。
5.2 虚拟内存：把连续编址当成地基的页表设计
虚拟内存机制是现代操作系统最迷人的部分之一。为什么进程 A 和进程 B 都可以使用地址 0x400000 而互不干扰？因为每个进程都有一张独立的页表，把虚拟地址翻译为不同的物理地址。页表表项以页为单位，常见 4KB。虚拟地址的高位是页号，低位是页内偏移，页表负责维护“虚拟页号 -> 物理页号”的映射。
如果底层的最小可寻址单位不是字节，页大小和页内偏移就会变得难以通用。比如 4KB 页意味着页内偏移需要 12 位，这 12 位天然覆盖 4096 个字节地址。哪怕你只访问一个 char，也要先找到这 4096 字节所在物理页，再定位具体字节。MMU 翻译地址时，低位直接透传，不需要经历 TLB，所以随机访问一个页内的不同字节永远命中同一个页表项，效率极高。
反过来讲，虚拟内存让编址不再局限于物理内存容量。物理内存只有 8GB，但 64 位进程的虚拟地址空间理论上可以是 2^48 字节。程序里 malloc 一块内存拿到一个地址，并不代表物理内存里立刻就有对应的存储单元——只有真正读写了，操作系统才会通过缺页异常分配物理页。这种“先画饼、后兑现”的模式依然建立在统一编址的框架内，因为每个虚拟地址都能顺利映射到不存在的物理页，由异常机制兜底。
5.3 MMIO 与 DMA：外设占据地址空间的一部分才有的玩法
主存编址的另一个重要副产品，是给外设寄存器也分配地址。内存映射 IO（MMIO）把设备控制寄存器映射到主存地址空间的某个高位区域，CPU 访问这些地址时，内存控制器发现目标地址不在 DRAM 范围内，就把总线事务转发给对应外设。对外设来说，看起来就像在读写内存。比如很多 SoC 的 GPIO 寄存器、UART 控制器、DMA 描述符都挂在一个特定的基地址上。
在裸机开发时，我们会写一个宏，把某个寄存器地址强制转换成指针，然后直接赋值：
c复制#define UART_DR (*((volatile unsigned int *)0x09000000))
UART_DR = 'A';
这条赋值语句能够生效的前提，就是这个地址 0x09000000 被硬件地址译码唯一路由到了 UART 控制器。若没有统一编址，CPU 就需要专门的 IN/OUT 指令去操作外设，代码可读性和可移植性都会打折扣。x86 保留了 IN/OUT 指令作为历史包袱，但绝大多数现代设计，包括 ARM、RISC-V 平台，越来越依赖 MMIO 消除割裂。
DMA 控制器能在外设和内存之间搬运数据，靠的也是内存地址描述。CPU 把源地址、目的地址和长度写入 DMA 寄存器后，DMA 控制器后续对内存的读写完全不需要 CPU 参与。它本质上就是“一个能自己发地址的总线主设备”。DMA 访问的地址和 CPU 访问的地址是同一套编号体系，所以缓存一致性协议、IOMMU 的地址翻译才能把所有访存请求统一管理，不至于出现“CPU 看的地址和 DMA 看的地址不是同一个空间”的混乱。
6. 越界访问为什么“崩”得这么干脆——唯一编址的另一面
6.1 一个越界访问的现场复现
前面的内容都在讲编址如何让系统高效运转，但统一的地址编号还有一个副作用——一旦你访问了一个不存在的地址，系统往往直接给你一个难看的错误。我在 Linux 下写过这样一段测试代码：
c复制#include <stdio.h>
int main(void) {
char *p = (char *)0x12345678;
*p = 1;
return 0;
}
执行结果非常干脆：Segmentation fault。如果把地址改成 0x0，依然是一声崩溃。反过来想，如果内存访问不需要精确的唯一编址，越界读可能读到的只是“某个顺位存储单元的邻居数据”，程序可能会在错误数据上继续运行，最后给出一个看似正常但完全错误的结果。这个结果比段错误可怕得多。
为什么“崩”这么干脆？因为在现代操作系统的保护机制下，虚拟地址空间里大量区域是未映射的。CPU 发出的虚拟地址 0x12345678 翻译不到任何物理页，MMU 会触发一个 translation fault，操作系统收到异常后检查发现这是非法访问，直接给进程发送 SIGSEGV。如果这个地址恰好落在已映射的堆或栈区域之外，但当时页表刚好没有对应表项，同样无法完成翻译。
6.2 为什么不是读到邻居数据，而是直接触发保护
唯一的地址编号让硬件能够明确判断“这个编号是否有效”。一个地址要么落在某个已映射的真实单元，要么谁都不认领。地址空间里没有“模糊地带”，没有“临近数据”这种概念。如果你访问越界的数组元素，比如在堆上写过了对象边界，只要你越过边界后仍然落在同一物理页内，可能暂时不崩溃；一旦越界足够远，碰到未映射的页，保护机制立刻介入。
缓冲区溢出漏洞之所以危险，不是因为越界写会崩溃，而是因为越界写可能恰好落在相邻的已映射对象里，用精心构造的数据篡改了程序状态。这说明编址能力太强也带来安全责任：如果每个地址都唯一且可计算，攻击者就能通过偏移预测相邻对象的位置。现代系统引入 ASLR（地址空间布局随机化）、栈金丝雀、控制流完整性等机制，本质上都是在“地址可预测”和“程序安全”之间加缓冲。
工程上的另一个启示是：当一段代码出现偶发段错误，不要只盯着代码逻辑，还要把地址本身当作第一手证据。曾经我遇到一个嵌入式程序频繁死机，后来抓出崩溃现场的程序计数器，发现它跳转到一个外设寄存器映射地址去了。原因是函数指针被一个野指针覆盖，程序不自觉地执行到了 MMIO 区域，读取外设状态当作指令。这就是把地址空间的“唯一编址”原则贯彻到底——每一个地址都有固定含义，执行 PC 落在外设区本身就是非法状态的强信号。
6.3 排查经验：把地址当成第一手证据
排查这类问题时，我通常先用 gdb 在崩溃点打印出异常地址，再用 /proc/iomem 或芯片手册确认它属于哪个区域。如果是普通用户态程序，用 address sanitizer 更容易定位越界发生的位置。下面是我在裸机调试时常用的一招，打印关键外设地址的分配情况：
c复制void dump_memory_map(void) {
extern unsigned int __flash_start, __flash_end;
extern unsigned int __sram_start, __sram_end;
printf("flash: 0x%08x - 0x%08x\n",
(unsigned int)&__flash_start, (unsigned int)&__flash_end);
printf("sram: 0x%08x - 0x%08x\n",
(unsigned int)&__sram_start, (unsigned int)&__sram_end);
}
链接脚本保证了这些符号的地址就是真实存储区域边界。先把内存布局摸清楚，再谈“为什么访问这个地址会挂”。你在应用层写代码可能不太关心地址到底落在哪，但一旦深入底层，地址就不再是抽象概念，而是实实在在的电平信号、译码逻辑和硬件资源。
我个人觉得，最容易建立这种“地址实感”的方法，是写一小段汇编或者用调试器查看反汇编，观察编译器生成的寻址模式。看到 ldr w0, [sp, #12] 这种指令时，你就知道栈上的局部变量就存在 sp 寄存器加 12 的那个字节地址处。或者用 gdb 打印一个结构体数组各元素的地址，观察地址差正好等于 sizeof，整个系统在你眼里就会从“黑盒调用”变成“清晰的数据通路”。
回过头来再看那句教材定义，真正的含义是：给存储单元发一个确定性编号，让无数个软硬件模块可以基于同一套地址语言完成合作。理解这点之后，再去看缓存替换算法、DMA 描述符、虚拟内存页表、MMIO 设备驱动，会发现它们都在同一个坐标体系里做文章。这个坐标体系，就是主存编址打下的地基。