芯片后仿时序验证进阶：SDF反标注中的min/typ/max与setup/hold检查深度解析

在数字芯片设计流程中，后仿真是确保设计功能与时序正确性的关键环节。许多工程师能够按照流程完成SDF反标注和仿真运行，但对背后的时序检查机制却一知半解。本文将从一个独特的问题切入：为什么需要fast.sdf和slow.sdf两个文件？它们与setup/hold检查有何关联？通过深入分析SDF中的min/typ/max延迟类型选择，帮助您从"会操作"提升到"懂原理"。

1. SDF反标注的本质与延迟类型选择

SDF(Standard Delay Format)文件承载了布局布线后的实际延迟信息，包括器件延迟和互连线延迟。与综合后的门级仿真相比，SDF反标注后的仿真能更真实地反映芯片的实际时序行为。但SDF文件中的延迟值并非单一固定，而是包含三种类型：

• MINIMUM：表示最快情况下的延迟（对应fast.sdf）
• TYPICAL：表示典型情况下的延迟
• MAXIMUM：表示最慢情况下的延迟（对应slow.sdf）

在Verilog中，通过$sdf_annotate函数指定使用的延迟类型：

verilog复制initial begin
    // 使用最大延迟进行反标注
    $sdf_annotate("slow.sdf", top_inst, , "sdf.log", "MAXIMUM");
    
    // 使用最小延迟进行反标注
    $sdf_annotate("fast.sdf", top_inst, , "sdf.log", "MINIMUM");
end

提示：VCS编译器中，延迟类型使用缩写形式（min/typ/max），而在$sdf_annotate中则需要使用全称（MINIMUM/TYPICAL/MAXIMUM）。

2. 为什么需要fast和slow两个SDF文件？

2.1 setup和hold检查的物理意义

在同步数字电路中，setup和hold时间是确保数据正确锁存的两个基本时序要求：

• Setup时间：数据在时钟沿到来前必须稳定的最短时间
• Hold时间：数据在时钟沿到来后必须保持稳定的最短时间

这两种检查对应着不同