做封装最头疼的就是焊盘尺寸计算,尤其是翼形引脚这类表贴器件。我刚开始用Allegro时,经常遇到焊盘做小了导致虚焊,或者做大了引起桥接。后来跟着IPC-7351标准反复调试,才摸清补偿计算的套路。这里分享一个万能公式:X=T1+T+T2,其中T是引脚可焊接长度,T1/T2是内外侧补偿值。比如某芯片T=0.5mm,按经验取T1=0.3mm、T2=0.4mm,最终焊盘长度就是1.2mm。
补偿值不是随便填的,要考虑三个关键因素:
实测发现最容易踩坑的是QFN封装。有一次我按常规补偿做了0.3mm外延,结果SMT时出现大量虚焊。后来把T1从0.3mm加到0.5mm,并在钢网层做了内缩处理才解决。这个案例说明,器件封装越小,补偿值的容错空间越窄。
在Padstack Editor里操作时,新手常犯两个错误:一是忘记设置单位精度(建议选毫米+4位小数),二是混淆正负片层设置。做表贴焊盘只需关注这三层:
有个实用技巧:用命名规则SMD_形状_长x宽(如SMD_RC_1R2x0R3)管理焊盘库。我曾见过有人用"LED1_PAD"这种随意命名,结果项目迭代时根本分不清1.0mm和1.2mm焊盘的区别。
对于异形焊盘,比如带圆角的矩形,Allegro 17.4有个隐藏功能:在Design Layers点右键选"Edit Shape",可以直接拖动锚点调整形状。做BGA封装时特别有用,能快速匹配芯片厂提供的焊盘图纸。
很多工程师抱怨Allegro坐标输入反人类,其实掌握方法就很高效。以绘制14mm×14mm的QFP封装为例:
丝印与焊盘的间距是另一个易错点。有次我按器件外形框画丝印,结果生产时发现丝印压到焊盘上。后来改成只画四角短线,并设置格点为0.1mm手动微调。建议遵循"3倍线宽"原则:丝印线宽0.15mm时,距焊盘至少0.45mm。
放置位号字符时要注意层级关系:
做完封装一定要做DFM检查,我总结了个自检清单:
有一次量产时发现某LGA封装器件总贴歪,查了半天发现是place_bound画小了,贴片机识别时中心偏移。现在我做封装都会用View→3D View功能实时核对。Allegro 17.4的3D模型支持STEP格式导入,能直接看到器件与焊盘的匹配情况。
对于引脚数多的器件,建议在丝印层标注关键引脚号。比如BGA封装可以每隔5pin标一个数字,调试时能快速定位。有个取巧的方法:复制粘贴文本后,用"Move"命令配合格点设置快速排列,比逐个输入效率高得多。